
(54) MULTIPLE PACKET COMMUNICATION SYSTEM

(11) **63-226151** (A) (43) 20.9.1988 (19) JP (21) Appl. No. 62-128439 (22) 27.5.1987 (33) JP (31) 86p.244392 (32) 15.10.1986

(71) FUJITSU LTD (72) SUSUMU TOMINAGA(4) (51) Int. Cl. H04L11/20

PURPOSE: To improve transmission efficiency by providing a packet memory corresponding to each of the priority given to each packet, on both a transmission system and a reception system.

CONSTITUTION: When a second packet whose priority is high is inputted from an input signal line 11, and written to a memory 110-n, a transmission system 100 suspends the transmission of a first packet, and starts the transmission it is read out and sent out to an output signal line 22. Subsequently, the the corresponding memory 110-1, and its transmission is started continuously of a second packet. In this case, a flag adding circuit 120 adds a packet delimiting flag to the second packet and sends it out to a transmission line suspends write and read-out to and from the memory 210-1 of the first packet which is receiving, and writes the second packet to a memory 210-n. Also, remaining part of the first packet which has been suspended is read out of after the regular flag of a termination of the second packet. In such a way, 30. A reception system 200 detects its flag by a flag detecting circuit 220, the transmission efficiency can be improved.



110-n and 210-n; highest priority, 110-2 and 210-2; priority, 110-1 and 210-1; non-priority

# 先行技術

㈱エムテック関東 (//

⑩日本国特許庁(JP)

⑩特許出題公開

母公開特許公報(A)

昭63-226151

@Int\_Cl\_1

識別記号

**庁内整理番号** 

母公開 昭和63年(1988) 9月20日

H 04 L 11/20

102

A-7830-5K

審査請求 有 発明の数 1 (全 24 頁)

❷発明の名称 多重パケット通信システム

②特 関 昭62-128439

❷出 頤 昭62(1987)5月27日

優先権主張 @昭61(1986)10月15日@日本(JP)@特願 昭61-244392

CHARLES CHARLES CHARLES CHARLES CHARLES FILLI

母発 明 者 富 永 進 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

②発 明 者 野 島 耿 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

70発 明 者 简 井 英 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

切出 顋 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

砂代理人 弁理士青木 朗 外3名

最終頁に続く

明 細 書

1. 発明の名称

多球パケット通信システム

2. 特許請求の疑用

1) 伝送路 (30) を介し、送は系 (100)から受は系 (200)へ、各々が優先順位を有する一連のパケットを変成化して伝送する多様パケット通信システムにおいて、

前記送信系 (100)では、各前記優先順位に対応したパケットを書き込むメモリ(110-F~110-m)からなるパケットメモリ (110)と、各前記パケットに対し通常フラグ (F)またはパケット区切りフラグ (IF)を付加するフラグ付加回路 (120)とを個え、前記メモリの1つから読み出した第1のパケットの送信中に、これより優先順位の高い第2のパケットが発生したとき、旋第1のパケットの送信を中断するとともに、前記パケット区切りフラグ (IP)を付加して前記第2のパケットを送休し、

前紀受信系 (200)では、前紀近信系 (100)から

送信されたパケットに付加される創記通常フラグ (F) またはパケット区切りフラグ (IF) を識別するフラグ検出回路 (220)と、受信した該パケットをその優先順位に対応して書き込むメモリ (210-1~210-a)からなるパケットメモリ (210)と を構え、創記パケット区切りフラグ (IF) を検出したときは創記第1のパケットの受信を開始し、

育記送は系(100)では、前記第2のパケットの 送は完了とともに前記通常フラグ(P)を付加し て前記第1のパケットの残りの部分を送は再開し、 前記受は系(200)では、協通常フラグ(P)の検 出により、旋第1のパケットの残りの部分を受は 再開することを特徴とする多世パケット通ばシステム。

(2) 前起送信系 (100)は、各前起パケットをその優先順位に対応した前記メギリ(110-1~110-m)に書き込む人力選択部 (130)と、所定の1のはメモリ(110-1~110-m)よりパケットを扱み出す出力選択部 (160)と、パケットの書込みおよび設出し

. . .

(2)

メのかるた

②以後は 実現ななの 次の

-393-

46

を制御する出力制御部(140)と、前紀第2のパケ ットにより近はが中断される前起第1のパケット の優先順位を、護第1のパケットの送信再開に領 えて待避させる記憶郎(150)とを有し、

崩紀受ほ系 (200)は、各崩記パケットをその後 先順位に対応した前記メモリ(210-1~210-a)に召 き込む人力選択部(230)と、所定の1のはメモリ (210·1~210·n)よりパケットを読み出す出力選択 郎(260)と、パケットの客込みおよび設出しを制 削する入力制御部(240)と、前起第2のパケット により受信が中断される前記第1のパケットの様 先順位を、接第1のパケットの受は再開に備えて 待避させる記憶部(250)とを有する特許胡求の範 開第1項記載の通信システム。

(3) 府記送信采 (100)において、府記メモリ (110-1~110-a) がFIFO(First in First Out)メモ リ(111-1~111-a)からなり、崩紀受信系 (200)に おいて、肩紀メモリ(210-1~210-m)がFIFOメモリ (211-1~211.a) からなる特許請求の範囲第2項記 仮の通信システム。

扇起送休乐\*(100)において、前紀人力選択 郎 (130)は、書込みクロック (WC) を作成する 入力制御回路(131)と、後担込みクロック(W.C.) の各府記FIFOメモリ(III-l~111-n)への供給また は供給停止を制御する書込みクロックゲート (132)と、胸記パケット内の和記様先闡はを検出 して対応する | の旅書込みクロックゲート (132) を開とするデコーダ(133)とからなり、

n

負入

前記出力選択部 (160)は、各前起F1F0メモリ (111-1~111-m)に対応した統出しクロックゲート (161)からなり、

前記出力制御部(140)は、各族FTF0メモリ (111-1~111-m)内のパケットの有無を表示するパ ケット有無は号(PE)を受信して、前記様先順 仅の高いFIF0メモリ(III-1~III-a)に対応した前 紀込出しクロックゲート (161)を開とするととも に記憶部 (150)への優先順位の待避を行い、隣と なった設出しクロックゲート (161)を通して設出 しクロック(RC)を言族FIFOメモリに供給する 待許請求の範囲第3項記載の遺信システム。

(3)

(4)

5) 府記受信系 (200)において、府記人力選択 部(230)は、各前記F1F0メモリ(211·1~211·a)に 対心書込みクロック (WC)の供給または供給停 止を新聞する書込みクロックゲート (232)と、受 はしたパケットの優先順位を検出して対応する! の終書込みクロックゲート (232)を開とするデコ ーダ (233)とからなり、

窮記入力制御部 (240)は、崩記パケット区切り フラグ(IP)の受信により、前記第2のパケッ トの優先順位を消記記憶部(250)に待避させ、ま た劇紀書込みクロック(WC)を牛成する人力制 御国路(241)と、各前記FIFOメモリ(211-1~211-a) 内のパケットの有無を表示するパケット有無は引 (PR)を受はして、優先順位の高いはFIFOメモ リ(211·1~211·a)に設出しクロック (RC) を送 出する出方制御回路 (242)とからなり、

府起出力選択部 (260)は、府紀出力制御厨路 (242)に制御されて、対応する1の前記FIFOメモ リ(211·1~211·a)に抜出しクロック(R C)を送 出する設出しクロックゲート (261)からなる特許

請求の範囲第3項記載の通信システム。

*(6.) 和記送体系(100)において、前記フラグ付* 加回路 (120)は、通常フラグ発生器 (121)および パケット区切りフラグ発生器(122)よりなり、前 記出力制御回路([4])の制御のもとに、前記通常 フラグ (F) または崩記パケット区切りフラグ

(1F)を病記パケットに付加する特許請求の砭 開第4項記載の通信システム。

(27) 府紀受信系 (200)において、府記フラグ検 <sup>、</sup>出回路(220)が、府記道常フラグ(F)およびパ ケット区切りフラグ(IF)をそれぞれ検出する 通常フラグ検出器 (221)およびパケット区切りフ ラグ検出器 (222)とからなり、これらからの通常 フラグ受は適知 (FR) およびパケット区切りつ N. ラグ受は通知(IFR)を前記人力制御回路

(241)にて受信する特許請求の範囲第5項記載の 通はシステム。

(8) 耐記優先順位を各胸記パケットのヘッダ (H)内に貫き込むとともに、論理チャネル番号 解析郎 (180)にて、各族優先戦位を設定する特許

夏

φ

(6)

o

見幼

請求の預開第1項記載の通信システム。

(110-1~110-n) は、R A M (Random Access Remory) 部 (113)のメモリを n 間に分割したメモリ舗扱からなり、前起受は系 (200)において、前起メモリ (210-1~210-n) は R A M 郎 (213)のメモリを n 個に分割したメモリを n 個に分割したメモリ領域からなる特許請求の範囲第2項記載の通信システム。

(10) 前起送は系(100)において、前記入力選択 邸(130)は、各前記分割メモリ領域をサイクリックにアクセスして書込みを行う入力ポインタテー ブル部(135)からなるとともに、該入力ポインタテー デーブル部(135)からなるとともに、該人力ポインタ デーブル部(135)内に、優先して送ばすべき前記 第2のパケットの優先順位および待選すべき前記 第1のパケットの優先順位を格請し、該優先順位 に従って対応する1の前記分割メモリ領域を特定 する入力優優先順位格納レジスタを備え、

府紀出力選択部(160)は、各府紀分割メモリ領域をサイクリックにアクセスして統出しを行う出力ポインタテーブル部(163)からなるとともに、

提出力ポインタテーブル部(1631内に、研究して 送信すべき前記第2のパケットの優先順位および 時避すべき前記第1のパケットの研先順位を括納 し、接便先順位に従って対応する1の前記分割メ モリ領域を特定する出力側伊先順位指納レジスタ を構える特許請求の福囲第9項記載の遺体システ

一人(1) 耐紀受信系 (200) において、胸記人力選択 部 (220) は、各角紀分割メモリ領域をサイクリックにアクセスして書込みを行う人力ポインタテーブル部 (237) からなるとともに、は入力ポインタテーブル部 (237) 内に、優先して受信すべき前記第2のパケットの優先順位および待選すべき前記記第1のパケットの優先順位を格納し、設備先順位に従って対応する1の胸記分割メモリ領域を特定する人力優優先順位格納レジスタを編え、

前記出力選択部 (260)は、各前記分割メモリ領域をサイクリックにアクセスして設出しを行う出力ポインタテーブル部 (263)からなるとともに、 該出力ポインタテーブル部 (263)内に、優先して

(7)

(8)

受信すべき前記第2のパケットの優先順位および 神融すべき前記第1のパケットの優先順位を格納 し、該優先順位に従って対応する1の前記分割メ モリ領域を特定する出力側優先順位格納レジスタ を備える特許請求の評別第9項記載の遺伝システ

12) 射記送信系 (100) において、前記出力制御部 (140) は出力制御回路 (143) からなり、前記フラグ付加回路 (120) は遠常フラグ発生器 (121) およびパケット区切りフラグ発生器 (122) よりなり、前記出力制御回路 (143) は前記出力ポインタテーブル部 (163) および R A M部 (113) を制御しながら、これらフラグ発生器 (121,122) からの出力フラグをパケットに付加する特許請求の範囲第10項記載の遺信システム。

13. 前記受信系 (200) において、前記フラグ検 出層路 (220) が、前記通常フラグ (F) を検出す る通常フラグ検出器 (224) および前記パケット区 切りフラグ (IF) を検出するパケット区切りフラグ検出器 (225) からなり、 耐紀人力選択部(230)の一部をなし、耐記入力ポインタテーブル部(237)および耐記RAM部(213)を制御する人力制御同路(236)に対し、耐記フラグ検出器(224、225)からの検出フラグを伝達する特許請求の範囲第11項記載の通信システム。

## 3. 発明の詳細な説明

## (既 聚)

送信派と受信系の双方に、各パケットに付される優先順位の名々に対応したパケットノモリを順え、第1のパケットの送住中であってもこれを中断させて、さらに優先順位の高い第2のパケットを先行して送信し、その後第1のパケットの役りの部分を送は馬開するとともに、受信系でも第2のパケットを受信したとき、第1のパケットの受信を中断させて第2のパケットを先行して受信し、その後第1のパケットの役りの部分を受信期間することにより、第2のパケットについては国時的に送受可能とするのみならず、第1のパケットについては日時的に送受可能とするのみならず、第1のパケットについてはその最近を不要とし、伝送効率の向トが

(9)

肉れる.

#### (産業上の利用分野)

本発明はパケット通信システム、特に各々が便 先順位を持つパケットを多載化して送信し、さら にこれを分類して受信するパケット通信システム に関する。

各々が優先順位を持つ多家パケット適位においては、優先順位の高いパケット科、リアルタイムに送受しなければならない。また、優先順位の低いパケットについてみると、優かな待ち時間で送せが再聞されなければならず、その手順もできるだけ単純なものでなければならない。すなわち優先順位を持つ多電パケット適はシステムにおいては、伝送効率の向上が重要な課題の1つとなる。

#### 〔従来の技術〕

第15 関は従来の多東バケット通信システムの 豊略プロック関である。本国において、10 は送 ほ系、20 は受は系であり、これらは上り用の伝 送路30および下り川の伝送路31によって接続される。送は系10において、人力信号は11からのパケットは人力選択部12に印加され、送は特行列13における非優先側持行列14または優先側持行列15にストアされる。さらに、出力選択部16によって、優先または非優先のいずれか一方のパケットが選択されて伝送路30に送出される。

受信系20の受は部21では、上り用の伝送路30より受はしたパケットのうち通常のパケット、すなわち非優先関待行列14から送信されたパケットを受けてこれをそのまま出力信号線22に送出する。

今、送信系10で後先パケットの送信要求が発生したものとすると、この後先パケットは優先闘特行列15にストアされ、さらに出力選択部16により伝送路30に送出される。この場合、その後先パケットは、送信中の非優先パケットに割り込んで送信されることになる。

第16人図は一般的なパケットフェーマットを呆

(11)

(12)

脱載された非優先パケットについては、改めてもう一度送はし直してもらう必要があるため、受は郎21は送休系10(第15例)に対し、下り用の伝送器31(第15例)を介して再送命令を免し、人力送択郎12(第15例)に再送を要求

して、当該非優先パケットの遺信を完結する。

## (発明が解決しようとする問題点)

上述のごとく、従来の多電パケット通信システ ムでは、優先順位の高いパケットが、優先順位の 低いパケットに割り込むうとした場合、優先順位 の高いパケットのみを最優先で送信しようとする ことから、優先順位の低いパケットは結局廃棄の 対象となってしまう。さらにその廃棄の回復のた めに再送を行う必要が生じ伝送遅延を生するとい う問題が生ずる。また、既に送信ずみの情報と同 じものをもう一度送ることから伝送路の利用率、 すなわち伝送類率を悪化させてしまうという問題 が生ずる。また当然のことながら、人力は牙垣 1.1に比べ出力は号級2.2個で、再送によるパケ ットの特板が生じトラフィックの沙波を増大する という問題が作ずる。特に、これらの問題は、近 年、パケット長が増大する傾向、例えばデータ (DT) が数1000パイトからなるという傾向を始 みると、益々顕著になる。

(13)

本見明は上記機関題点に関みなされたりので、 優楽機反の高いパケットにより割り込まれた優先 順位の低いパケットについては再送することを要 しないようにし、伝送効率の高い多項パケット通 はシステムを提供することを目的とするものである。

# (問題点を解決するための活取)

第1 図は本発明に任る多東バケット通信システムの原理構成を示す図である。本図において、100 は送信系、200 は受は系であり、これらは伝送路30によって接接される。送は系100 では、人力信号線1.1より保給されるパケットを一旦ストでする送は個パケット/モリ11位を超える。このパケットには、予め定めた複数(n)の研究機(の)つが付され、各個失順位に対応した/モリ(110-1、110-2、110-1)に存ま込まれる。これらメモリ(110-1、110-2、110-1)に表え込まれる。これらメモリ(110-1、110-2、110-1)に表え込まれる。これらメモリ(110-1、110-2、110-1)に表え込まれる。これらメモリ(110-1、110-2、110-1)に表え込まれる。これらスペケットは、フラグ付加回路120 にて所定のフ

ラグが付加されたのち、伝送算30に送出される。 一方、受信系200 には、上起所定のフラグを基 別するためのフラグ検出回路220 が設けられ、検 出したフラグに応じて、受はしたパケットを、受 依例パケットメモリ210 内のいずれかのメモリ (210-1、210-2 -- 210-a) に書き込む。さらに、これを扱み出して出力信号線 2-2 に送出する。

### (作 用)

送は系100 で、例えばパケットメモリ110 内のメモリ110-1 を選択して優先順位の低い第1のパケットを設み出す場合、フラグ付加回路120 は通常フラグ (F) を付してこれを伝送路30に送出する。そしてこの第1のパケットを受は系200に送信中に、これより優先順位の高い第2のパケットが入力信号頃11より入力され、対応たとすると、リ、例えばメモリ110-a に書き込まれたとはをそのリ、例えばメモリ110-a に書き込まれたとはをその時点で即原に中断し、上記第2のパケットの送信を開始する。このとき、フラグ付加例路120 は、

(15)

(16)

この第2のパケットにパケット区切りフラグ (1F)を付して伝送路30に送出する。

受は系200 では、その「F付きの第2のパケットを受はすると、フラグ検出回路220 でその「Fを検出し、これまで受は中の上記の第1のパケットのメモリ210-1 への書込みならびに提出しを中断し、その第2のパケットを、対応するメモリ210-a に書き込む。さらにこれを読み出して出力は号線22に送出する。

送は系100 において、優先順位の高い上記第2のパケットの送信が完了すると、フラグ付加回路 120 にて、第2のパケットの終端に通常フラグ (P) を付して伝送路30に送出するとともに、中断していた上記第1のパケットの残りの部分を対応のメモリ110-1 より扱み出し、第2のパケットの終済の通常フラグ (F) に被けて送ば開始する。

受は系200 では、第2のパケットの持端の通常 フラグ(F)をフラグ検出国路220 で検出すると、 中断していた上記第1のパケットの受休を、その 通常フラグ(F)に引き扱いて海関し、対応する メモリ210-1 に書き込む。さらにこれを読み出し て出力は号線22に送出する。

本発明は以上のような多取パケットの送受はを行うことにより、優先順位の高い第2のパケットにより割り込まれた、優先順位の低い第1のパケットを廃棄したり、再送要求したりすることなる。第2のパケットの送ば終了待ち時間分の選延のみで、第1のパケットの送受はを完了させることができる。このため伝送効率は向上し、また、出力は号級22でのトラフィックも提和できる。

#### (実施例)

(17) -

16 A 図のH)内のヘッダ情報として書き込まれる。 このヘッダ情報は適常LCN(倫理チャネル番号) を含むものである。

入力選択部130 により選択された、パケットメモリ110 内のメモリ、例えば最低難位のメモリ110-1 にパケットが設送され、書き込まれたとすると、メモリ110-1 からの送ば要求が出力制御部140 に伝達される。出力制御部140 は、送ば要求のあったメモリ110-1 と送ば側出力選択部160 とを能動状態にし、これらを相互に接続せしめる。

一方、出力選択部160 に接続された当該メモリ110-1 から読み出されたパケットは、出力選択部160 に転送される。転送されたパケットに対し、フラグ付加回路120 は所定のフラグを挿入部170にで付加し伝送路30に送出する。この場合、通常フラグドが付加される。これらの制御は、出力制御部140 からの指令によりなされる。

さて、ここで優先戦位の低い第1のパケットの 転送中に(上記の例の場合、メモリ110-1 からの パケットの転送中)、これよりも高い優先戦位の 第2のパケット、例えば最優先(命)のパケットが人力はりは」(より人力されたとすると、人力選択師130を介して、対応のメモリ110-aに得き込まれる。これと同時に、出力制御部140は、中で断された第1のパケットの書き込まれた優先戦

(①) を記憶部150 に記憶する。より高い低光光照明 位を持つ第2のパケットの出現によって、出力 別師部140 は、現在転送中の第1のパケットの送信を中の第1のパケットの送信がし、記憶部150 内に記憶されているとともでいるというが付加回路120 に、通常コラグドになる。これにカット区切りフラグードの発生を指示する。これにより1110-a と出力選択部160 とを伝統がケットの中断政策によって、第1のパケットの中断政策に送ばいるの以外で、最優先の第2のパケットの送信を開助して、最優先の第2のパケットの送信を開助して、最優先の第2のパケットの送信を開助して、最優先の第2のパケットの送信を開助して、最優先の第2のパケットの送信を開

長優先の第2のパケットの送信が完了すると、 出力制御部140の指示により、フラグ付加回路

(19)

(20)

120 に対し再び通常フラグドを発生せしめる。これと同時に、記憶部150 に得避中の優先順位(この場合の)を読み出し、特合せ状態にあったメモリ110-1 を出力選択部150 と再び接続し、その内容(第1のパケット)を、上記の第2のパケットの持續に付される通常フラグドの送信符了に同期して送信再開する。

第3 図は本発明に係る多球パケットの伝送フォーマット例を示す図である。本図に示すとおり、 低先順位の低い第1のパケット(データDT1を 含む)に割り込んだ優先順位の高い第2のパケット(データDT2を含む)は、その第1のパケットの劇半部分(中断前)と後半部分(中断後)と に挟まれて伝送されることになる。

再び第2回に戻ると、受は系200 では、伝送路30より入力された上記第1のパケット(低便先順位)の先頭にあるフラグが通常フラグPであることを、フラグ検出回路220 で検出する。さらに検出した骨を入力制質部240 に通知する。

入力制御郎240 は、パケットメモリ210 の中の

対応するメモリ(この場合メモリ210-1)と入力選択部230 とを接続し、当該第1のペケットをメモリ210-1 内に容さ込む。また同時に、入力制御部240 は、その優先順位のを受け倒記憶部250 に記憶し、待避させる。

次に、その第1のパケットの受信中に、フラグ 検出回路220 がパケット区切りフラグ1Fを検出 すると、その旨を入力制御部240 に通知する。通 知を受けた入力制御部240 は、記憶部250 に記憶 された優先順位(この場合の)に対応するメモリ 210-1 を持合せ状態にし、新たな最優先のパケット (既迄の第2のパケット) に対応するメモリ 210-a と受信倒出力選択部260 とを相互に接続する。さらにメモリ210-a 内に第2のパケットをお き込む。

その後、第2のパケットの経緯に付された通常フラグドを、フラグ検出回路225で検出すると、これを人力制御部240に通知する。通知を受けた人力制御部240は、紀復部250内に記憶した優先順位(この場合の)に対応するメモリ210-1を持

(21)

合せ状態にし、新たな、優先順位の高いパケット (既述の第2のパケット) に対応するメモリ (この場合210-a)と人力選択師230 とを相互に接続する。さらにそのメモリ210-a にその第2のパケットを書き込む。

その後、第2のパケットの終端に付されたパケット区切りフラグ1Fを、フラグ検出回路220 にて検出すると、その旨を入力制御部240 に通知する。通知を受けた入力制御部240 は記憶部250 内に持避させておいた優先順位①を設み出し、対応する待合せ状態のメモリ210-1 と入力選択部230とを接続する。これにより、第1のパケットの残りの部分の受信が再開される。

かくして、メモリ210-1 および210-a に書き込まれたパケットは、受は側出力選択部260 によって沢一的に扱み出された後、出力は号線 2 2 に送出され、次段の処理に供される。 なお、上述した記憶部150 および250 は、例えばRAM (Randon Access Henory)により構成することができる。

第4人間は近信系における動作を説明するため

の状態選移例、第4B例は受は系における動作を 説明するための状態選移例であり、具体的には出 力制御部140(第2例) および入力制御部240(第2 例) の動作を主として要す。なお、各状態はの~ のにて区分して示す。

第4人間の送ば系における出力制御部140 の状態選移団において、先ずののリセット状態で、外部からのイニシャル要求によって回路内部がリセットされ初期状態に置かれる。

◎のアイドル状態で、出力制限部140 がパケットの送出可能となり、肩段回路よりパケットの送は要求 1 / 要求 2 が発生するとパケット転送作業のため次の©の転送状態に運移する。

②の転送状態は実際にパケットを伝送路30に送出中の状態で、パケット転送終了時にはフラグ送は状態に選移し、より 高い優先順位のパケット送は要求1が来ると②の パケット区切りフラグ状盤に選移する。

ののフラグ送信状盤は、パケットの送信件了を 示すフラグ転送状態であって、フラグ転送終了後

(23)

(24)

は、多載割込配送時(要求1と要求2が同時に発生していた場合)の残りのパケットの転送のために®のパケット区切りフラグ状態に連移し、それ以外は®のアイドル状態に移る。

②のパケット区切りフラグ状態は、パケット送付中に優先順位の高い要求 1 が発生して、送付中パケットを一時停止させ、要求 1 のパケットを送るためのパケット区切りフラグを送信中の状態であって、パケット区切りフラグ送信後は、新しい要求 1 のパケットを転送するために②の転送状態に選修する。

次に第4B図の受は系における入力制資部240の状態運停図について説明する。

先ずののリセット状態で創起の送ば系の出力制 御郎140 におけるのと間様に初期状態に関かれる。

ののアイドル状態は、人力解謝節240 において、 伝送路30よりパケットを受信可能となっている 状態であって、伝送路30よりパケット受休の通 知を受けると、パケット受休処理のためののパケット受休状態に移る。 ののパケット受は状態は、実際にパケットを伝送路30より受は中の状態であって、パケット受は許了後は、フラグ受はによるののフラグ受は状態への選抜と、パケット区切りフラグ受はによるののパケット区切りフラグ状態への選抜がある。

ののフラグ受信状態は、パケットの受信終了を 示すフラグ受信状態であって、フラグ受信終了後 は、多減割込受信時の残りパケットの受信のため、 のパケット区切りフラグ状態に選歩し、それ以 外は®のアイドル状態に歩る。

ののパケット区切りフラグ状態は、パケット受信中にパケット区切りフラグを受信した場合であり、これを多項割込みと見なして、要求の高いパケットを受信可能にする状態である。パケット区切りフラグ受信後は、要求の高いパケット受信のために、ののパケット受信状態に選修する。

以下、第2回に示した基本構成の具体例を、第 1 実施例および第2 実施例について説明する。第 5 回は本発明に基づく第1 実施例に係る送信系を 示す回路図、第6回は本発明に基づく第1 実施例 に係る受け系を示す回路図である。なむ、資図に おいて、前述したのと同様の構成要素には同一の 参照番号を付して示す。

第1 実施例 (第5 および 6 図) では、パケット メモリ110(第2 図) として、PIFO(Pirst la Pirst Out)メモリを用いることを特徴としており、第5 図においてはパケットメモリ 110・210(第2 図) として、PIFOメモリ 111-1・111-2 …111-n が導 入され、第6 図においてはPIFOメモリ 211-1・ 211-2 …211-a が導入される。

まず第5 図において、人力は号線1 1 からの人力ペケットは、倫理チャネル番号(1. C N)解析 180 に一旦人力され、送は処理部190 を採由して、伝送路対応部に入る。この伝送路対応部(送係処理部190 の右側に配置される指部分)が特に本免明と関連する。すなわち、L C N 解析部180 および送信処理部190 は、通常のパケット通信にもともと必要とされるものである。

ICN解析部180 は、人力パケットを逐次取り 込むシフトレジスタ182 と、シフトレジスタ182

内にパケットを受はした旨(PR)の通知を受け て所要のタイミングは牙を出力する制御回路183 と、シフトレジスタ182 内に益度チャネル番牙 (LCN) がストアされたタイミングで、貸LC。 Nを取り込む論理チャネルテーブル18! と、資テ ーブル181 にてそのLCNに対応する新たな論理 チャネル番号LCN^を検索し終えたとき、この I. C N ° を、今入力中のパケット内のもとのLC Nに書き換えるために所定のタイミングで L C N・ を送出するLCNゲート184 と、LCN ′ に書き 換えるべきタイミングのみ、そのパケットの終当 部分(もとのLCNのピット位置)をしゃ断する パケットゲート185 とからなる。なお、論理チャ · ネル番号(LCN, LCN') は、既述のとおりへッダ (H) 情報の一部をなし、交換局に至るごとに新 たなしCN^に書き換えられるものであって、パ ケット通信サービスを実施する上で承受な情報の しつをなす。呼及定において論理チャネルテーブ ル181 には入力しCN、出力LCN(上述のLC N′)および通信に必要な情報もセットされる。

(27)

(28)

本発明に特に関連する優先順位は、その論理チャネルテーブル181 内に出力しCNと共にセットされる。なお、各ペケットの優先順位は、発呼者から被呼者に至るまで常に同じであるとは限らず、中継交換局ごとに変更されることもある。

伝送路対応部に至る府段の送信処理部190 では、0 挿入とかPCS付加とかを行う。0 挿入とは、データ中に"【"連続が続くことを防止し、フラグ(例えば"11111110")とデータとの点辺をなくすピット慢作をいう。PCS付加は、第3回のフレームチェックシーケンス(PCS)の付加である。

さてここで、本発明の主要部である伝送路対応 部に入る。送伏処理部190 を従たパケットは、ま ず入力選択部130 内のシフトレジスタ134 に入る。 耐返した論理チャネルテーブル181 で更新された ヘッダ (H) 情報内の優先順位はこのシフトレジ スタ134 よりデコーダ133 に伝達される。パケット受はの旨 (PR) の通知を受けた人力制御回路 131 は、このデコーダ133 に対し、優先順位をデ

コードすべきタイミングを指示する。このデコー ドにより、今人力されたパケットの優先期位に対 応するFIFOメモリ(III-1~III-a のしつ) を選択 し、これにパケットの内容を書き込む。すなわち、 人力制御回路131 からの書込みクロックWCを、 デコーダ133 の出力により開となった1つの者込 みクロックゲート132 を通して、対応FIFOメモリ に印加する。各PIFOメモリ 111-1~111-a は自内 にパケットが書込まれたか否かを支示するパケッ ト有無は号PBを個別に出力する。このパケット 有無は号PEを受信する出力制御部140 は、第5 図において出力制御回路141 とじて示されており、 紀位部150 と出力選択部160 と挿入部170 とに協 做する。挿入郎170 はフラグゲート171 および 172 からなり、フラグ付加回路120 をなす過常フ 「ラグ発生器121 およびパケット区切りフラグ発生 器122 のいずれか一方の出力を選択する。また出 力選択邸160 は使出しクロックゲート161 からな り、出力制御回路141 からの娩出しクロックRC をいずれかしのPIPOメモリ lll-l~lll-m に印加

T&.

前述のパケット有無は写PBは出力制御回路 141 によって常に監視されており、「パケット無 し」のときは通常フラグ発生器121 を能動状態と し、伝送路30に通常フラグを転送し抜ける。一 方、パケット有無信号PEに、1つまたは複数の 「パケット有り」が表示されたとすると、出力制 毎回路141 は一番高い優先順位のパケットをスト アするF1F0メモリ(111-1~111-a)からパケットを 読み出すべく、読出しクロックRCを当送FIFOメ モリに印加する。彼み出したパケットは伝送路 30に送出される。このパケットの送出が井了す ると、通常フラグ発生器121 より通常フラグドを 伝送路30に送出する。もし、さらに送出すべき パケットが、他のFIFOメモリ(111-1~111-n)に残 っていれば、これを引き放き扱み出し、伝送路 30に送出する。

低い優先順位のパケット、例えば優先順位①の第1のパケットをFIFOメモリ111-1 より設出し中に、これより高い優先順位の第2のパケット、例

便先順位の高い第2のパケットの送信が完了すると、出力制御回路141 はフラグゲート171 を開とし、通常フラグFを接第2のパケットの終端に付加し、第2のパケットの送信終了とする。同時に出力制御回路141 は、記憶部150 をアクセスし、

(31)

(32)

特合せ中の低い低先順位があるときは、これを扱み出し、対応するPIPOメモリ (この場合111-1)より、中断されていた第1のパケットの残りの部分を扱み出し、伝送路30に送出する。以下、関を参照して第5関における要部でのパケットフェーマットを説明する。

第7 A 図は入力は号線11上でのパケットフォーマット図、第7 B 図はシフトレジスタ134 の人力でのパケットフォーマット図、第7 C 図はピシフトレジスタ134 の優別はカーフォーマット図、第7 D 図は優先割込み発生時間、第7 D 図は優先割込み発生時間の伝送路3 0上におけるパケットフォーマット図の伝送路3 0上におけるパケットフォーマの制御のである。第7 A 図において、して N が は の の に 表 の に 表 の に 表 の に 表 の に ま た 優 先 順位 に で アータ に 書 き 過えられる。ま た 優 先 順位 に で か い に 書き 損えられる。ま た 優 先 順位 られることがある。第7 D 図において、 優 先 順位 られることがある。第7 D 図において、 優 先 順位

の高い (例えばの) 第2のパケットが、優先順位 の低い (例えばの) 第1のパケット内に割り込ん でいる。

第6 図の受信系200 において、伝送路30から の受はパケットは、フラグ検出回路220 をなす達 常フラグ検出器221 とパケット区切りフラグ検出 器222 と、入力選択部230 の一部をなすシフトレ ジスタ234 に並列に印加される。アイドル状態で は伝送路30上に通常フラグドが流れており、そ の旨が、入力制御部240 をなす入力制御回路241 に通知され、他に記載をかけない。パケットが伝 送路30より受信されると、フラグ検出器221 か らの遺常フラグ受信道知PRは停止し、代わって シフトレジスタ234 よりパケット受は通知PRが 人力制御回路241 に伝達される。またこれと同時 に入力選択部230 をなすデコーダ233 においてへ ッダH内の優先順位P「がデコードされる。この アコードによりP'に対応する1つの昔込みクロ ックゲート232(入力選択部230 モなす) が開とな り、入力制御回路241 からの方込みクロックWC

が、受は例パケットメモリ210 内の対応する1つ のPIPOメモリ 211-1~211-n に供給され、これに 今受はしたパケットを異き込む。このパケットが 双道の第1のパケット(優先異位の)であれば、 PIPOメモリ211-1 に書き込む。FIPOメモリ211-1 にパケットが裏き込まれると、これよりパケット 有無は号PBが「パケット有り」として、入力選 沢郎240 をなす出力制御回路242 に通知され、対 応する統出しクロッソゲート261(出力選択部260 をなす)を開とする。これにより出力制御回路 242 からの読出しクロックRCが対応するFIFOメ モリ (この場合211・1)に供給され、これよりパケ ットを読み出して出力は号號2.2に送出する。な お、出力は号線22の途中にある受信処理部290 は第5回の送信処理部190に対応し、0挿入のほ 去とかFCSの除去を行う。

上記第1のパケットの受信中に、第2のパケット(優先順位命とする)が割り込んでいるとすると、パケット区切りフラグ受信通知IFRが人力 割御回路241 に通知され、記憶部250 に、中断さ れた第1のパケットの優先期位(①)を記憶する。その後、既述の第1のパケットと同一手順で出力は引張2~2に第1のパケットを送出し、その終端の通常フラグドが検出器221で再び検出されると、記憶部250内の情程(①)をもとにFIFOメモリ211-1への、第1のパケットの書込みを開始パケット有無は号PRが「パケット有り」となっているのを検出して、塩メモリ211-1から第1のパケットの残りの部分を扱み出す。これにより中所した第1のパケットの送信が再開される。

上記第1 実施例ではパケットメモリとしてFIFO メモリを用いたが、以下に述べる第 2 実施例では パケットメモリとしてR A M (Randon Access Hemory) を用いる。

第8 図は木発明に基づく第2 実施例に係る送信 系を示す回路図、第9 図は木発明に基づく第2 実 施例に係る受信系を示す回路図である。なお、既 述したものと同一の構成要素には同一の参照番号 または記号を付して示す:

(35)

(36)

第8図における送は系100 の動作原理は第5図に示した第1次施例と基本的に殆ど同じである。 全体として、送は処理部190 の入力側にある論理 チャネル番号(LCN)解析部180 と、その出力 側にある伝送路対応部とからなる。このうち伝送 路対応部以外(180,190)については第1次施例に おいて説明したとおりである。

伝送路対応部内における送信側入力選択部130 は、具体的に、人力パケットを選次格納するシフトレジスタ137 にパケットが到著したことにより起動され入力ポインタテーブル部135 等を製御する入力制御回路136 と、R A M 部113 へのアドレスの供給または供給停止を行う書込みアドレスゲート138 とからなる。これらにより、シフトレジスタ137 から送出されたパケットは対応するメモリ領域に泛次書き込まれる。対応するメモリ領域は入力パケットの優先順位 P \* により定まり、この P \* 5 R A M 部113 に入力される。

パケットの提出しは、出力制御部140 をなす出

力制3回路143 からの制御により、出力選択部160 をなす出力ポインタテーブル部163 からの設出してドレスを、設出してドレスゲート162 を介してRAM部113 に与えることにより行う。出力制御回路143 は、またフラグ付加回路120 からの通常フラグFまたはパケット区切りフラグ1 Fを、フラグゲート171 または172 を制御することにより択一的に出力させる。この点は第1 実施例の場合と全く同じである。

次に第9回の受は系200 についてみると、伝送路30の出口にあるフラグ検出回路220 は第1実施例と同様に通常フラグ検出器224 およびパケット区切りフラグ検出器225 からなる。人力選択部230 は、シフトレジスタ235 、入力制御回路236、入力ポインタテーブル部237 およびぎ込みアドレスゲート238 からなる。このゲート238 からのアドレスに従って、シフトレジスタ235 内のパケットをRAM部213 に書き込む。このときどのメモリ諸域を選択するかは、シフトレジスタ235 より 扱み取った優先順位 P・で指定する。

人力制御部240 は出力制御回路244 からなり、受は傾出力選択部260 は、該回路244 に制御される出力ポインクテーブル部263 と、設出しアドレスゲート264 とからなり、該ゲート264 は、ゲート238 とともに入力制御部240 をなすタイミング回路部245 により開閉制御される。ゲート264 の間によりアドレス指定されたRAM部213 からはパケットが読み出され、既返の受信処理部290 を通して出力は母級22に送出される。

第10図はRAM部と入力ポインタテーブル部と出力ポインタテーブル部の関係を関解的に示す。 図である。なお、これらRAM部、ポインタテーブル部等は送保系100、受信系200ともに共通である。入力ポインタテーブル部135(237)は優先である。入力ポインタテーブル部135(237)は優先である。入力ポインタテーブル部135(237)は優先であるとともに、各先類アドレスを1ずつインクリメント(加算)し、次の先類アドレスに至ると、アイント(加算)したがって、RAM部113(213)を、た元に関る。したがって、RAM部113(213)を、特優先順位対応に、n個に分割して、各メモリ領域ごとにサイクリックに書込みアドレスを指定す

ることになる。なお、どの優先単位についてアク セスするかは、後述の人力側優先単位指摘レジス タにより復定される。

一方、出力ポインタテーブル部163(263)につい ても優先順位の,の一句に対応する先頭アドレスで をストアするとともに、各先頭アドレスをしずつ インクリメントし、次の先頭アドレスに至ると、 また元に戻る。したがって、RAM邸113(213)を、 各便先順位対応に、n個に分割して、各メモリ領 域ごとにサイクリックに娩出しアドレスを指定す ることになる。なお、どの優先順位についてアク セスするかは、後述の出力側便先順位格納 レジス タにより指定される。また後述するパケット致格 納テーブルは、RAM部内で、上述のサイクリッ クな者込みにより、以前に甚き込んだパケットが 新たに入力されたパケットにより上強りされる (補去される) のを防止するために、各分割メモ り競伎で許容し得るパケット数に達したか否かを 検出するために用いる。もしその昨将パケット数 に速したとすれば、人力パケットの書き込みを一

(39)

(40)

時的に禁止することになる。かくして、第2実生 例のRAMは第1実施例の複数のFIFOメモリと等 価に機能することになる。

第11図は第10図に図解的に示す構成を実現する評価な一回路例を示す図である。したがって第11図の回路例も送信系100 と、受信系200 とで共通である。第11図の構成は、4つの機能呼に大別され、これらの領域は点線で区分して示す。また説明の都合上必要な入力制御回路136(236)、出力制御回路143(244)も併せて描いておく。第11図の左端が入力例 IN (第8図の入力は导線11、第9図の伝送路30にそれぞれ相当する)であり、第11図の右端が出力例 OUT (第8図の伝送路30、第9図の出力信导線22にそれぞれ相当する)である。

シフトレジスタ(REG) 137 (235) にパケットが人力されると、パケット受はPRが入力制御回路 136 (236) に通知され、またその優先単位P^が優先単位格納レジスタ(P-REG) 311 に格納される。入力制御回路 136 (236) はほレジスタ311 を能動状態

とし、その優先順位P^を一旦フリップ・フロッ プ(FF)312(クロックCKで動作) でラッチしたの ち、者込みポインタテーブル(MPT)313をアクセス する。これにより返当するポインタを指定する (第10図の入力ポインタテーブル部135(237)の アドレス①.②一参照)。 指定されたポインタ (アドレス) は、入力制御回路136(236)からの読 出し指令をR/W(Read/Write)! 探を介して受 け、そのポインタに示されるアドレスをフリップ・ フロップ314 で一旦ラッチしたのち、RAM321およ び加東器 (AD+1)315に印加する。加東器315 はそのポインタ(アドレス)を1ずつインクリメ ントし、再びテーブル313 に戻すことにより、第 10図で説明したごとく、今指定されたメモリ領 域をサイクリックにアクセス可能とする。なお、 加算器315 からのアドレスの再書込みは、Rノw 1 線を介し入力制御回路136(236)からの書込み指 合によりなされる。

先にポインタテーブル313 より出力されたアドレスはRAM321に対するアドレスはRAM321に対するアドレス指定を行う。これ

と同時に人力制御回路136(236)からのデータ資込 みクロックDWCにより、タイミング回路(TM)341 を介し、レジスタ137(235)内のパケットをRAH321 に書き込む。

タイミング回路部144(245)内の削記タイミング回路341 は、原クロックCLKを分分回したクロックCKとこれをインパータにより反転したクロックCKと出れずる。クロックCKはお込んでは、反転クロックCKはおよングは号WTをなし、反転クロックCKはおよいがは号により書込みアドレスゲート342 おび 後出しアドレスゲート343 が交互に開閉する。これによりパケットの書込みと後述するパケットの表した後述することを助けてよりパケットの書込みと後述するである。なお、ゲート342 は第8回のゲート138、第9回のゲート238 に対応し、ゲート343 は第8回のゲート162、第9回のゲート264 に対応する。

一方、優先順位格納レジスタ311 に格納された 優先順位は、アドレスゲート322 を介しRAM邸 113(213)内のパケット数格納テーブル(PXT)324お よびデコーダ(DEC) 334にり入られる。その優先順位は、テーブル324 内の対応するパケット数格的位置をアクセスし、当該パケット数を表すデータはフリップ・フロップ325 で一日ラッチされたりはフリップ・フロップ325 で一日ラッチされたト5、比較器(CNP) 331に印加され、また、ゲート327(WTにより間となっている)を介し加またの代のではより間となっている。比較器331 からの出力はターミネータ(TRN) 335を制置する。すかち、先のパケット数格納テーブル324 をアクスした優先順位を示すデータを上起デコーダ334 でデコードし、この優先順位に対応するターミネ・フコードし、この優先順位に対応するターミネ・フィードと、この優先順位に対応するのではRAN321内の対応メモリ訓練にパケットが書き込まれたことを表示する。

一方、上記の加算器330 は先の優先順位に対応するパケット数を1だけインクリメントし、再び同じ精納位置に書き込む。このとき、前述のWTによりゲート326 が開となっている。

ターミネーク335 における例記所定ピットの 「1.は、「パケット有り」を示すパケット有無

(43)

(44)

伏守PEとして出力制御回路143(244)に伝達され る。「パケット有り」を認知した出力制御回路 143(244)は、出力ポインタテーブル部163(263)内 の優先順位格納レジスタ(P-REG)351を総動状態と し、ターミネータ335 の所定ピット位置(・1・ が立っている)に対応する優先順位をエンコーダ (BNC) 336により再生し、上記レジスタ351 に格納 する。さらにこの優先順位はフリップ・フロップ 352 で一旦ラッチされたのち、対応する統出し求 インタテーブル(RPT)353に対するアドレス指定を 行い、先にRAH321内にてパケットが書き込まれて いるメモリ領域を示すポインタを出力する。なお、 このポインタは、R/W3県を介して出力制御回 路143(244)からの指令で読み出され、さらにフリ ップ・フロップ354 で一旦ラッチされたのち、今 **岐出しタイミングは号RTにより聞となっている** 校出しアドレスゲート343 を選してRAM321に与え られる。RAH321は、そのポインタにより示される パケットを、データ抜出しクロックDRCに従っ て読み出し、出力側OUTに送出する。

統出しポインタテーブル353 から出力されたポインタ (アドレス) は加算器 (AD+I)355で+1だけインクリメントされ、減び元の位置に書き込まれる。

便先順位格納レジスタ351 からの出力は、他方、 校出しタイミングは号RTにより瞬となっている ゲート323 を通して、パケット数格納テーブル 324 内の対応するパケット数格納位置をアクセス し、当該パケット数を読み出し、比較器331 と加 算器330 に送出する。このとき、統出しタイミン グは号RTにより、インパータ付ゲート329 およ び328 が開となっている。比較器33! に与えられ たパケット数は、今開となっているゲート332 を 介して与えられる、最大値レジスタ333 からの最 大パケット致と比較され、最大飢に達していれば、 ターミネータ335 の所定ピット位置を゜0゜にリ セットする。また同時に、その事実をMAX通知 として、人力制御回路136(236)に与え、入力を禁 止する。これにより、BAM321内の各メモリ領域が パケットで一杯になったとき、次に来るパケット

によりもともとあるパケットが構法されるのを助 止ずる。もし、最大値に至っていなければ、現状 の状態を引続き保持する。

上記インバータ付ゲート329 を通して転送されるパケット数は、そのインバータの作用により加算器330 で1ずつデクリノント (被算) され、さらにインバータ付ゲート328 で複性を元に戻してから再びパケット数格納テーブル324 内の対応格納位置に書き込まれる。

上記ターミネータ335 における各ピット位置の 「1°, °0°で示されるパケットの有無情程は は号PRとして出力制御回路143(244)に与えられ、 ここで優先順位の高い順にパケットが送出される よう制御され、これに基づいて優先順位の高いも のが先行して出力側のUTに送出される。

パケットを出力側OUTに送出中に、ターミネータ335 におけるピット位置に表示される「パケット有り」のピットが、その送出中のパケットより優先順位の高いピットであると、最適した、第 1のパケットに対する第2のパケットの割込みを しなければならない。この割込み処理は次のよう に行われる。

第12 図は送信系の出力側の優先単位格納レジスタ351 の詳細を示す国際である。第1のパケットの図である第2のパケットの図が中に、優先地位の高調の高調は143 は中の近は中のボーの優先地位を、優大地で、近路中のボーのが大力を開発した。このでは、1000年

次に新たに入って来た優先順位の高い第2のパケットの優先順位は、エンコーダ336 より出力されており、ゲート411 を指令S 1 によって開とすることにより、レジスタ412 に設定される。この

(47)

(48)

場合、出力制御回路143 の制御のもとで、パケット区切りフラグ発生器122(第8回) を能動状態にし、パケット区切りフラグ J F を送出せしめ、この J F に引き続き第2のパケットが伝送される (育送)。この伝送の株了時には既送したとおり、連常フラグFが付加される。

この間、出力製御回路143 は、常時カウンタ415 の内容を監視し、優先順位格納RAN414内に、待避中の優先順位があるか否かを関べる。もし優先順位があれば、これを1だけデクリメント(被算)(リプロ線からの指令による)した値をもってアドレスとなし、このアドレスでRAN414に待避中の第1のパケットの優先順位を読み出す。さらに、指令S2によって開となったゲート416 を通して、再びもとの優先順位がレジスタ412 に設定される。これにより、中断されていた第1のパケットの、RAN321からの読み出しが再開される。

第12図は送は系の出力側の優先順位格納レジスタ351 の具体例を示したが、受は系における人力側の優先順位格納レジスタ311 の構成も第12

図の構成とほぼ同様である。第13図は受信系の入力側の優先順位格納レジスタ311の詳細を示す回路図である。また、送信系の入力側の優先順位格納レジスタ311は、第14図に示す構成とほぼ同じである。

第14図は受信系の出力側の優先順位格納レジスタ351の具体例を示す図である。本図において、ゲート611は出力制御回路244からの指令で開となるゲートであり、エンコーダ336からの優先順位を優先順位レジスタ612に設定する。その優先順位レジスタ612に設定する。その優先原述の提出しポインタテーブル353およい。近信系の人力側の優先順位格納レジスタ311は、第14図中のエンコーダ336をシフトレジスタ137に置き換え、第14図中の出力制御回路244を入力制御回路136に置き換え、第14図中の353を含込みポインタテーブル313に置き換えたものに等しい。

## (名明の2)県)

以上規則したように本発明によれば、伝送効率を劣化させることなく、優先順位の高いパケットを優先順位の低いパケットに対し優先して伝送することができる。

## 4. 図面の簡単な説明

第1 図は本発明に係る多載パケット通信システムの原理構成を示す図、

第2 図は本発明に係る多環パケット遺信システムの基本構成を示すプロック図、

第3図は本発明に係る多項パケットの伝送フォ ーマット例を示す関、

第4A図は送信系における動作を展明するため の状態選移図、

第4B図は受信系における動作を説明するため の状態運移図、

第5 図は木定明になづく第1 実施例に係る送信 系を示す回路図、

第6図は本発明に基づく第1実施例に任る受は 系を示す回路図、

(51)

スタ311 の詳細を示す同路関、

第14図は受信系の出力器の優先順位格納レジスタ351の具体例を示す図、

第15同は従来の多電パケット通信システムの 優略プロック図、

第16 A 図は一般的なパケットフォーマットを示す図、

第16B 図は非便先パケットに優先パケットが割り込んだ場合の従来にむけるパケットフォーマット例を示す図である。

倒において、

30一伝送路、

100 一送从承、

110 ーパケットメモリ、

120 …フラグ付加回路、

130 一人力選択部、

140 一出力制剪部、

150 -- 起位露、

160 一出力選択部、

200 …受讨乐、

210 一パケットメモリ、

220 …フラグ検出回路、

230 一人力選択部、

240 一人力制政部、

250 -- 22 to 15.

260 一出力選択部。

第1A頃は人力は手切り1上でのパケットフォーマット間、

第78図はシフトレジスタI34 の人力でのパケットフォーマット図、

第7C関は優先割込みのない場合の伝送器30 上におけるパケットフォーマット図、

第7D図は便先割込み発性時の伝送路30上に おけるパケットフォーマット図。

第8 図は本発明に落づく第2 実施例に係る送は 系を示す回路図、

新 9 図は本発明になづく第 2 実施例に低る受は 系を示す回路図、

第10図はRAM部と人力ポインタテーブル部と出力ポインタテーブル部の関係を図解的に示す。


第11回は第10回に関解的に示す構成を実現 する詳細な一回路例を示す関、

第12 図は送信系の出力側の優先順位格納レジスタ351 の詳細を示す回路図、・

第13 図は受信系の入力側の優先順位格納レジ

(52)

.




本発明に係る多<u>重パケット通信システム</u>の 原理構成を示す図

第1回


100··· 送信祭 110··· 送信簿

200… 交信系

210··· 交信側 パケットメモリ




本発明に係る多重パケット通信システムの 基本構成を示すプロック図 第 2 図



送信系における動作を説明する ための状態混移図


第4A 团




交信系における動作を説明するための 状態遅移図

第48回

----



本発明に基づく第1 実施例に係る送信系を示す回路図 第 5 団 200




本発明に基づく第1実施例に係る受付系を示す回路図

第 6 图




入力信号級1.1上でのパケットフェーマット図

第7A 团




第78 図




使先割込みのない場合の伝送路 3 0 上 におけるパケットフォーマット図

第7C 図




後先初込み発生時の伝送路30上における パケットフォーマット図 第 70 回




本発明に基づく第2次施例に係る送信系を示す同路図

## 第 8 図




本発明に基づく第2次施例に集る受付系を示す回路四

第9回




R A M部と入力ポインタテーアル部と出力ポインタテーアル部の関係を図解的に示す図
第 10 図



31.10 四尺四角的尺形十层设备设建了31.10 四十名并加多一间路到全济十四


**※** 三 図

÷.



送は系の優先順位格納レジスタ351の詳細を示す図


第12 团




受信系の人力側の後先駆位格納レジスタ3 1 1の 詳細を示す団路図

第13 团

- <u>-</u>-




・ 244(136) 受信系の出力質の優先順位格納レジスタ351の具体例を示す図 第 14 図



従来の多重ペケット通信システムの概略プロック図

## 第 15 团



一般的なパケットフォーマットを示す図

第16A回



非優先パケットに優先パケットが割り込んだ場合の 従来におけるパケットフォーマット例を<del>示す</del>図

第168团

1)同時63-226151 (24)

第1頁の続き 砂発 明 者 叶 内 順 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内 砂発 明 者 福 田 治 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社 内